数字IC设计
数字IC基础学这些就够了
新员工培训材料SoC芯片设计流程，时长： 0.6H 芯片设计全流程介绍，数字IC前端设计和后端设计方法、EDA工具和工程实践_哔哩哔哩_bilibili 芯片产品全周期，时长：1H 芯片产品全周期_哔哩哔哩_bilibili EDA工具流程，时长：0.5H EDA工具流程_哔哩哔哩_bilibili 数字IC设计全流程介绍，时长：1H 听到第56分钟结束，后面可以不听了 数字IC设计流程 -66m_哔哩哔哩_bilibili Linux操作系统，时长：2H+(自学40M+28M)Linux基础 - E课网 - 专…
更新，公司虽然倒了，但是奉劝一些人尤其是同行，唇亡齿寒，这件事打击的是整个行业，受影响的，是所有吃这碗饭的人。我们失业了，你们也没啥值得开心的。最后的最后，一段小作文作为这片文章最后的结尾： 2023年5月12日对我而言，是魔幻的一天，看了很多，想了很多。直到最后的最后，我还是感恩公司，感恩所有一起追梦的同学同事。 公司仁至义尽，N+3算上了所有的奖金补贴，年假也都算满了。但是说实话，他越是对我好，我越伤心…
FPGA弹性加速
题主肯定是想听业内故事，我也想听，头排坐等各位业内大神。 但能流片的不一定是企业，我也想给大家讲一个《学术狗酸甜苦辣流片记》。挖坑保证一周内写完，先上图为证。 当然想听的可以先关注我赞起来了。 [图片] [图片] ----------------------（10月16日填坑正文分割线）---------------------- 在赶一篇论文，原本想周末得空写一写。但各位赞得踊跃，评论里讨伐声不断，其他大牛的回答也越来越精彩，只好放下工作赶紧来填坑。 【几个声明】 …
程序员 健身爱好者
首先来看自学的路径： 第一阶段首先你需要有基本的数电基础，明白数字电路运行的原理和一些基本的常识，这个时候推荐你看《数字电路基础》 [图片] 第二阶段在懂得了基础的数字电路原理和常识之后，你需要将该数字电路转换成实际的硬件，即需要用硬件描述语言去把这个电路给实现出来，市面上用的最多的还是Verilog，此时需要学习如何用Verilog硬件描述语言与一个具体的数字电路联系起来，需要建立硬件设计的思维和概念，学习基础的语法，…
澳门大学博士，数字集成电路，硬件安全方向，欢迎关注同名公众号
这个问题让我回忆起了十年前自己刚学FPGA时的难忘经历。 那是大三上学期FPGA的第一节课。 老师说，FPGA功能非常强大。硬件可编程，用代码定义硬件逻辑。 任何单片机能实现的功能，FPGA都能实现。 甚至可以在一个FPGA内实现多个8位或32位的单片机。 自己就这样带着一种高大上的感觉入坑了FPGA。 当时自认为c语言功底还可以，还参加过c语言程序设计大赛，觉得FPGA 肯定能学好。 后来才发现硬件和软件的思维方式完全不一样。 软件是…
PO.R.8 DRC Violation（Calibre DRC物理验证修复教程）
微信公众号ic-backend，专注数字IC后端设计实现
在我们实际做项目过程中经常会遇到PO.R.8这类DRC Violation，特别是对于Hierarchical的design来说则是更高频了。 这类DRC Violation的Calibre结果如下图所示。从文字描述中可以知道这是在报设计中存在Floating Gate的情况。 [图片] 如果对标准单元最基本的layout图层还不太清楚的（比如poly，CO，nwell这些是干啥用的），可以查看下面这份教程来学习下。 从反相器来看版图的图层 （内部教程，该平台无法发出，需要可以私信） [图片] 下面举一…
公众号：数字后端设计芯讲堂，分享芯片设计知识和资源
关于后端，外人提起一般就有几个固定的印象，咱们就针对这几个方面来分别说说。鉴于这个问题可能会对一些同学的就业方向产生影响，我尽量保持客观。 印象一：后端加班多这个对大多数公司成立，因为芯片设计周期一般都要求尽量短，而后端设计是生产前的最后一步，因此前面的设计、验证、DFT或综合都没有后端这么强的时间约束，尤其是有些芯片需要赶上固定时间段的流片时间表，几乎没有什么延期的空间，这就导致整体上尤其流片前的…
匿名用户
坐标zeku哲库上海，校招生，前几天公司开了大会，说明了:哲库的应届生保护政策并不存在，今年，大家都有绩优计划。淘汰末位的员工。 年前开这种会，懂的都懂了。可能把我们招进来的时候，宣传绩效保护的hr是手底下干活的 hr，他们只是zeku高层决定虚假宣传时，选出来的背锅侠吧。也是，没有领导发话，没有官方文件，仅凭没有职权的hr的话，我们居然天真的全信了。 是啊，什么校招生保护，什么zeky不太加 班，全是误导我们选择的…
电子科技大学 集成电路工程硕士
纯个人感觉，各位大佬轻喷 [文章: IC慢慢学大目录（持续更新，建议收藏）] 可以入，个人认为门槛在逐年增加，还是需要读研的。可以考虑一些比较新比较热的方向，数字比如存算一体，可重构计算。公司肯定还是会招人的，只不过不会像之前招的人又多门槛又低了。 射频毫米波mmic个人觉得发展前景很不错，5G、WiFi6/6E、GNSS、RFID这些都会增加射频芯片的需求量。 模拟一直都在说对工程师经验的要求还是很高的。 至于fab，了解不深+年初长存的…
数字IC设计的刷题平台有两家，一家国内的牛客网，另一家是国外的HDL Bits. 1、牛客网牛客网是一家中文的Verilog刷题网站，常见的经典设计都有，趁着免费，赶紧注册下，手机也可以刷题。 牛客网 - 找工作神器|笔试题库|面试经验|实习招聘内推，求职就业一站解决_牛客网 牛客网的优点在于纯中文网站，不用担心各种术语，对于每一个题目，都给出了顶层的框图以及接口定义，也给出题解思路，可以说对初学者极其友好。 浏览了一下题库…
芯动，不如行动，怀揣真芯的工程师一枚。
我是一名SOC设计工程师，我来分享我的充实一天，帮助你了解设计岗位。 首先我们的芯片是5G通信基带芯片，项目指的就是AP（用户）+CP整体，我们是fabless类型公司，所以不关注tape out之后的流程，具体项目包括架构方案制定，designer设计与集成，验证，DC综合，DFT设计，place，CTS，route，tape out，回片后的bring up测试等等。 项目有几个关键节点，不同公司叫法不同，有的叫RTL0.2,RTL0.5,RTL0.9,freeze，有的叫RTL1,RTL2,RT…
FPGA转行IC中
不能说没有意义，前提是你的数字电路基础要扎实。面试过不少人了，有应届的，有社招的。很多人说起来总线协议，接口设计，时序分析，头头是道。但是没有设计的思想，一辈子当工具人。HLS侧重的是设计思想而不是实现细节，这一点其实也很重要。 有一些候选人，简历上写着做过神经网络加速器。然后我就问他怎么实现的卷积，可以答上来。但是我再问他，为什么设计这个并行度？能不能再快一点？有什么因素制约你？通用性好不好？就答…
文理兼修，一张一弛
怎么说呢，无论从前景还是钱景上看，二者应该是差不多的，工作一年多发现单纯从入门难度上来比较，其实DV还是对初学者比较友好的，原因如下： 1.design的入门技能确实是verilog/VHDL,很多同学大学里都学过，但如果对时序协议和架构不掌握到一定的程度，是没有办法上手项目的(甚至很多同学写RTL充满着C style 这是大忌)；DV需要的技能诸如systemverilog和uvm虽然大学里可能都没接触过，但难其实也就难在这（对于长期习惯软件编程…
IC观察者_业内人士
想转行去做IC设计，有必要报网上的就业班嘛？有的，转行要么自学，要么报班，如果你认为报班有老师带都不行，自学那就更没有戏了！ 作为IC从业者，我也是报过培训班的，原因就是想经过系统的培训学习来增加经验，好在面试时抬高薪资，提高通过率！ 要不要报班看你个人，现在市面上的IC培训机构挺多的，我是属于比较幸运的那种，找机构的时候没怎么费力气，学长推荐的。不了解的可以在下面了解下。 看题主的…
匿名用户
我自己写PDK，所以就来说一下PDK的结构和作用好了。 一般来说，实际用户在仿真的时候，起作用的只有一个东西，就是网表。 网表分为两类，一类是建立物理与数学之间关系的，一类是建议引脚之间连接关系的。 一般来说，厂家提供的网表是第一种，一般根据单个元件的缩放测试一系列数据，最后抽出一个表征实际测试数据的特性的模型。 这个过程类似于各种数学物理建模过程，所以除了固定框架以外，当然也会出现很多需要去表征寄生或其…
健身小白
省流：大公司好，但是展锐不行，去展锐还不如去全志。 为什么芯片要去大公司？因为芯片设计大公司才能买全EDA工具，VIP，和各种支持服务，才能用TSMC的先进工艺流片。而中公司招聘时吹再响，一旦融资烧了大半，就要省着花，大概率smic 28nm试试水，工具东拼西凑，SNPS的服务更是能省则省。 中厂只适合一类人：在海思混了10年，当了大头兵的头头，有了几个混的一般的兄弟，这时候拉10个人以团队形式进入中厂，议价能力很强，可以…