RapidIO
功能规范
RapidIO
互连架构是一个开放的标准，该互连技术主要作为系统内部互连，支持芯片到
芯片和板到板通信，可以实现
1Gbps
到
60Gbps
的性能水平。
RapidIO
互连定义包括两类技
术，面向高性能微处理器和系统互连的并行接口和面向串行背板，
DSP
和相关串行控制平
面应用的串行接口，即
8/16LP_LVDS
规范和
1X/4X LP_Serial
规范。其中
8/16LP_LVDS
是
一个点对点同步时钟源
DDR
接口，
1X/4X LP_Serial
为一个点对点，
AC
耦合，时钟恢复接
口。实际上，并行
RapidIO
由于信号线较多（
40-76
）而难以得到广泛的应用，而
1X/4X
串
行
RapidIO
仅
4
或者
16
个信号线，逐步称为主流。串行物理层定义了器件间的全双工串行
链路，在每个方向上支持
1
个串行差分对，称为一个通道，即
1X
，或同时支持
4
个并行的
串行差分对，即
4X.
在
TMS320C645x
的外设
RapidIO
为串行接口，被称为
SRIO(Serial
RapidIO)
。
TMS320C645x SRIO
模块拥有
4
个全双工
port
，
每个
port
支持
1.25Gb/s
、
2.5Gb/s
、
3.125 Gb/s
的波特率，与之相对应的数据速率分别为
1Gb/s
、
2Gb/s
、
2.5Gb/s
。每个
port
可以
单独构成
1X
模式也可以
4
个
port
共同构成
4X
模式，采用
CML
（电流型逻辑）电平。除此
之外，
SRIO
支持的编程模型包括基本存储器映射
I/O
事务，基于端口的消息传递和基于硬
件一致性的全局共享分布式处理器。
1.1 SRIO
操作序列
SRIO
基于请求和响应机制进行数据传输，系统中的端点器件通过包来进行通信。图
1
给出了传输操作的流程图，首先发起者产生传输请求，请求包被传输到相邻的交换器件
（
switch
）
，通过交换器件该请求包被转发到目标器件。目标器件根据请求完成响应的操作，
如果该包被解析式带响应的，那么发送响应的响应包，经过交换器传回发起者。