1// 文件: rs422_to_uart_top.v 2module rs422_to_uart_top ( 3 input clk_100m, // 系统时钟(建议 ≥ 50MHz) 4 input rst_n, 5 6 // RS422 差分输入(接外部 A+/A-) 7 input rs422_rx_p, 8 input rs422_rx_n, 9 10 // 输出解析后的并行数据(示例) 11 output reg data_valid, 12 output reg [7:0] uart_data, 13 14 // 可选:再通过 UART 发送出去(调试用) 15 output ua...